PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-056362

(43) Date of publication of application: 24.02.1992

(51)Int.Cl.

H01L 29/788

H01L 27/115 H01L 29/792

(21)Application number : 02-170904

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing:

26.06.1990

(72)Inventor: TERADA YASUSHI

NAKAYAMA TAKESHI HAYASHIGOE MASANORI KOBAYASHI SHINICHI


MIYAWAKI YOSHIKAZU

(54) NON-VOLATILE SEMICONDUCTOR MEMORY

(57)Abstract:

PURPOSE: To shorten an erasing time by applying high voltage to word lines in erasing, applying negative substrate bias to a substrate on which a memory array is formed, and implanting floating gate electrons by the tunnel phenomenon.

CONSTITUTION: When an erasing command is entered. a substrate bias generation circuit 30 is activated and voltage as high as about -3V is applied to a p-substrate 29. All the word lines 25 are selected and high voltage Vpp is applied. The Vpp is preferably increased in a chip and as high as about 15V. The source/drain of memory transistors are kept floating. The potential difference between the p-substrate 29 and a control gate 20 is 18V, therefore, a strong electric field is induced in an oxide film between a floating gate 21 and the psubstrate 29, electrons are implanted in the floating gate 21 by the tunnel phenomenon, and the threshold of the memory transistors increases. Because all the memory transistors are thus processed at a time, writing before erasing is completed in about 10ms.



19日本国特許庁(JP)

⑪特許出願公開

◎ 公開特許公報(A) 平4-56362

®Int. Cl. ⁵

識別記号

庁内整理番号

◎公開 平成4年(1992)2月24日

H 01 L 29/788

7514-4M H 01 L 8831-4M 3 7 1 4 3 4

434 *

審査請求 未請求 請求項の数 1 (全9頁)

29/78

❷発明の名称 不揮発性半導体記憶装置

②特 頤 平2-170904

②出 願 平2(1990)6月26日

②発 明 者 寺 田 康 兵庫県伊丹市瑞原 4丁目 1番地 三菱電機株式会社エル・

エス・アイ研究所内

②発 明 者 中 山 武 志 兵庫県伊丹市瑞原 4丁目 1番地 三**菱電機株式**会社エル・

エス・アイ研究所内

@発 明 者 林 越 正 紀 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

②発 明 者 小 林 真 一 兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内

⑪出 願 人 三菱電機株式会社 東京都千代田区丸の内2丁目2番3号

砂代 理 人 弁理士 大岩 增雄 外2名

最終頁に続く

明 網 鲁

発明の名称
不揮発性半等体配信装置

2. 特許請求の範囲

8. 発明の詳細を説明

〔産業上の利用分野〕

この発明は、不揮発性半導体配位整置、特に 電気的に→括情去が可能なフランシュBBPR OMに関するものである。

〔従来の技術〕

メモリアレイ(II)の周辺にエゲート(II)、ソース線 スイッチ(II)、ロタデコーが(II)、コラムデコーが (II)が扱けられている。ロタデコーが(II)、コラム デコーが(II)にはアドレスパツファ(II)の出力が入

特閒平4-56362 (2)

力される。 Y グート (3) を介してメモリアレイ (1) に書き込み同路 (7)、センスアンプ (3) が接続される。書き込み回路 (7)、センスアンプ (3) は入出力パッファ (9) に接続される。 アドレスパッファ (6) にはアドレス 信号 A O ないし A E が入力される。入出力パッファ (9) には入出力データ 信号 I / O o ないし I / O 7 が接続される。

次に動作について説明する。まず展7図に示 すり部のメモリセルに書き込みを行なり場合に ついて説男ナる。書き込み回路のが活性化され 、I/O級のに高圧マppが印加される。コラム デコーダ间により出力エミが選択され、出力エ1 のレベルが高圧 Vpp に昇圧される。出力 Ys, Y まは『L『レベルに保たれる。さらに、ロッデ コーグは化よりワード県時間L1が選択される1 1のレベルが高圧 Vpp に昇圧される。ソーズ麓 個はソース線スイッチ (8) 代より接地される。 こ れにより、メモリセルのドレイン曲、コントロ ールゲート何に高旺が印加され、ソース四が接 地される。ドレイン西近傍のアパランシエ崩壊 により生じたホントエレクトロンがフローティ ングゲートのに住入されメモリトランジスタ(メモリセルのコントロールゲートをゲートする トランジスチ)のしきい値が高くなる。この状 誰を、情報。0°が 書き込まれたものとする。

商去は、メモリセルのツース畑にソース嶽ス イッチ(8)により高圧∀ppを印加し、コントロー 次にあり図に示す A 卧のメモリセルについて 読み出しを行なり場合について説明する。 コラ ムデコーダ (6) により出力 I I のレベルが * 日 * となり他のコラムデータ (6) の出力 (Y 2 , Y 8 · ·) は * L * に 保たれる。 ロクデコーダ (4) により ワード級 西 W L 1 のレベルが * 日 * となり他の

待開平4-56362 (3)

一般に、BPROMでは荷去は紫外線照射によつてなされるため、フローテイングゲートが 電気的に中性になると、それ以上にはフローティングゲートから電子は引き抜かれず、メモリトランジスタのしきい値は17程度以下にはならない。

ルのソースに印加し、その後に読み出しを行ない、メモリトランシスタのしきい値が所定の値より低くなつたかどうかをチエンクするとにのうめ作を全てのメモリセルのしきい値が所定の値より低くなるまで繰り返すことにより、 預去でなるのを防ごうというものである。 このしきい値をチェンクする説み出し動作を、 消去ペリファイ動作と呼ぶ。

以下、商去物作について説明する。商去制御国路叫において、コマンド信号ラッチのは入力された制御信号をラッチするものである。シーケンス別御国路時は商去ペルスの発生、商去ペリファイ動作を制御するためのものである。第8段に商去時のクロックタイミング図を示す。

一方、トンネル現象を利用した電子の引き抜き では、フローテイングゲートから電子が過剰に 引き抜かれ、フローテインググートが正に希覚 してしまうということが起り得る。この現象を 超消去(もしくは過剰消去)と呼ぶ。メモリトラ ンジスタのしきい値が負になつてしまうため、 その後の此み出し、書き込みに支障をきたす。 すなわち、 試み出し時 に非選択 でワード線のレ ベルが゜L゜であり、メモリトランジスタのコ ントロールゲートに印加されるレベルが『L" であつても放メモリトランジスタを介してビツ 設から電流が流れてしまうので、同一ピット蘇 上の飲み出しを行なおうとするとメモリセルが 沓も込み状態でしきい値が高くとも゜1 ゜を脱 み出してしまり。また、書き込み時にかいても 過情去されたメモリセルを介てしり一ク電視が流 れるため昔き込み特性が劣化しさらには書き込 み不能になつてしまう。

この、越商去を防ぐために目動商去機能を有 している。これは、短い商去ペルスをメモリセ

前去モードでは、まず、全てのメモリセルに書き込みがなされ、しきい値が低い状態ののがを行なわずに、しきい値が低い状態のよされてしまう。アドレスカウンター間により発生されたアドレス信号がアドレスパッファ(6)に入力される。ロクデコーダ(4)、コラムデコーダ(6)、サミ込み问路(7)は、前去/孫去ペリファイ制

特閒平4-56362 (4)

御回路のたより制御される。次に、 清去/須去ペリファイ動作が開始される。全てのメモリセルのソーズに高圧を印加し、全てのワード級関を接地することによりチップ制御が行なわれる。10mg の消去ペルスの印面の後、 消去ペリファイが行なわれる。シーケンス制御回路傾はアドレスカウンターのにより発生されたアドレス信号により選択されたメモリセルの成み出しを順次行なつてゆく。

併去ペリファイは、しきい値の高いメモリセルが発見されるまで継続される。もし、しきい値の高いメモリセルが残つていたならはべて、付金的作は中止され、併去的作が繰り返される。 との、所去べばなくなつたと判定されるまで繰り返される。最後に、ステータス個分が『 日でより、全ての併去的作が終りまする。

読み出し時の創作マージンを確保するために 、消去ペリファイ動作は低い電源電圧条件で行 なわれなければならない。これは、意訳された

とにより発生される。これは音を込み効率を上 げるためである。

(発明が解決しようとする課題)

従来のフラツシュBBPROMは以上のように構成されているので、孫去時に全ピットに書き込みを行なわればならず、孫去動作に時間がかかるという問題点があつた。例をは1MフランシュBBPROMにおいて80gBのパルスをパイト毎に印加していくと18BEパイトあるのでおよそ4.6秒となる。

との発明は上配のような問題点を解決するためになされたもので、消去時間の短いフランシュエエPROMを得ることを目的とする。

[株理を解決するための手段]

との発明に関わるフラッシュBBPROBは、商去時にワード級に高圧を印加するとともにメモリアレイの形成されている基板に負の基板ペイアスを印加し、トンネル現象によりフローナイングゲート電子を注入する。

て作用 3

ワード線皿すなわちメモリトランジスタのコン トロールゲートには建築電圧もしくは、建築電 比からロチャネルトランジスタのしきい 彼分低 い世任が印加されるため、電源年圧が 5 ∨の時 メモリトランジスタが導道し、しきい値が低い と相定されても低い電源電圧の時導道しない可 能性があるためである。また。導通したとして も流れる電流が少なく説み出してクセスの遅延 を引き起こす可能性があるからである。そのた めに、ペリファイ電圧発生器04が設けられてい る。ペリファイ電圧発生器64は 8.4 Vをロクデ コーダul、センスアンプ間に供給する。Tなわ ち、電標電圧 8.6 V での脱み出しを可能とする。 准圧スイツテ5日は電源電圧の5℃、書き込み時 化用いられる高圧 1 ま 7 、さらにペリファイ耳 圧 8. 4 Vを切り換える回路であり、ロクデコー メ川、コラムデコーメ川には18マ/5マ/8. 4 Vを供給し、センスアンプ(B)には 5 V もしく は8.4 Vを供給する。」8 Vは外部から供給さ れる13マッチャージボンプ回路で昇圧するこ

この発明によるフラッシュをBPROMは、 請去時にワード線に高圧を印加し、メモリアレ イの形成されている基板に負のペイアスを印加 し、フローテイングゲートに電子を住入すると とにより前去的書き込みを行う。

〔実施例〕

以下での発明に係る不揮発性半等体配置接置の一実施門を図について説明する。第1回はフランシュBBPROMのブロック図、第1回は第1回のBBPROMにかいて抗去前書を込み時の電圧印加条件を示すメモリトランシスタの断面図である。図にかいて(i)~IIIは第4回及び既5回の従来例に示したものと同等であるので説明を省略する。四はP 芸板、四は基板パイアス発生回路である。

次に動作について説明する。

書き込み、説み出し動作は従来例と同じであるので孫去動作についてのみ説明する。所去コマンドが入力されると、茶板ペイプス発生回路 瞬が凸性化されり茶板四にかよそー』マの電圧

特開平4-56362 (5)

が印加される。ワード根郷がすべて選択され高 任 V pp が印加される。 Vpp は外部高電圧電源か **ら供給される18೪でもよいが、チップ内部で** 昇圧し 1 5 V程度を印加する方が望ましい。メ モリトランジスタのソース/ドレインはフロー テイング化保つ。この時のメモリトランジスタ の電圧条件を第3回に示す。り基板四とコント ロールゲート四の電位差が18Vとなるので、 フローティングゲートEI・P基板勾間の酸化膜 に大きな電界が誘起されトンネル現象により電 子がフローテイングゲート町に住入されメモリ トランジスタのしをい値が高くなる。LOmg 程度で、アパランシエを利用した書き込み時と 網程度のしきい値となる。全てのメモリトラン ジスタについて同時に行なわれるので、勇去前 書き込みがる0m8 租度で終了する。また、4 M ビット/l t M ビットと容量が大きくなつて も前去前者を込みに要する時間は変わらない。 また、ソースコをフローテイングではなくり基 板四と何じ难圧(一まで)としてもよい。

行をりよりに構成したので、消去時間が大幅に 短額されるといり効果がある。

▲ 図面の簡単な説明

図にかいて、IIIはメモリアレイ、(3) はエゲート、(3) はソース観スイッチ、(4) はロタデコーダ、(6) はフラムデコーダ、(6) はアドレスペッファ、

併去パルス印加動作や、併去ペリファイ動作については従来関と同様であればよいが、この 発明に襲わりの無い部分であるので、他の併去 動作と狙み合わせることも可能である。

[発明の効果]


以上のように、この発明によれば、前去前書 き込みをワード線に高圧を印加するとともに、 P 基板に負電圧を印加しトンネル現象を用いて


ITIは書き込み回路、(8)はセンスアンブ、(9)は入 出力パッファ、(60)はモード制御回路、(10)は情去 制御回路、地はコマンド信号ラッチ、(6)はセーケンス制御回路、14)はベリファイ電圧発生を、 はは近近スイッチ、08はアドレスカウとをは、 ですり回路、44は青去パルス発生を、401は第10 を収し、401は第2のアウェル、601は第2のアウェル、601は第2のアウェル、601は第2のアウェル、601はパッファ 周辺回路である。

なか、図中、同一符号は同一、叉は相当部分 を示す。


代现人 大 岩 增 雄


特閒平4-56362 (6)







特開平4-56362 (フ)





猜開平4-56362 (8)





特閒平4-56362 (9)

第1頁の続き

91nt.Cl. 5

個発 明 者

識別配号

庁内整理番号

H 01 L 27/115 29/792

宮監

、兵庫県伊丹市瑞原4丁目1番地 三菱電機株式会社エル・

エス・アイ研究所内